Intel出货Stratix 10 DX FPGA：支持PCIe 4.0 x16
intel今天宣布，正式出货全新stratix 10 dx fpga(现场可编程逻辑门阵列)，支持pcie 4.0 x16、upi超路径互连总线、新的傲腾控制器，可提供
程序员文章站2023-10-16历史性第一次！国产FPGA打入日本市场
作为全球发展最快的fpga(可编程逻辑)公司，广东高云半导体今天宣布，已经签约日本丸文株式会社成为为其日本经销商，进一步拓展全球销售网络。 这次签约具有里程碑一般的意
程序员文章站2023-04-01FPGA——给AI换个“大”动力“小”心脏
由腾讯云基础产品中心、腾讯架构平台部组成的腾讯云FPGA联合团队，在这里介绍国内首款FPGA云服务器的工程实现深度学习算法（AlexNet），讨论深度学习算法FPGA硬件加速平台的架构。背景是这样的：
程序员文章站2022-10-17科技FPGA 云服务：30 倍效率，4 成费用，创业公司拥抱 AI 的计算选择
由腾讯云基础产品中心、腾讯架构平台部组成的腾讯云FPGA联合团队在这里向读者分享，传统FPGA存在什么样的问题、FPGA与其他计算硬件平台的区别是什么？腾讯云FPGA的价值和应用案例有哪些？
程序员文章站2022-09-20科技专访腾讯云FPGA团队：FPGA云服务器给产业链带来了哪些价值？
日前，国内云服务商腾讯云宣布推出FPGA云服务器，引起了业界一阵热议，这是继国外亚马逊以及微软等企业在数据中心做出部署FPGA的尝试之后，国内首个FPGA云服务器。短短一年的时间，国内外主流云服务企业
程序员文章站2022-09-18科技Intel发布全球容量最大FPGA：14nm 443亿晶体管超AMD 64核霄龙
intel今天宣布推出全球容量最大的fpga stratix 10 gx 10m，在70×74毫米的封装面积内拥有多达1020万个逻辑单元，是此前最大str
程序员文章站2022-08-15科技FPGA云服务器如何推动人工智能落地发展？
FPGA（FieldProgrammableGateArray）现场可编程门阵列，作为ASIC领域中的一种半定制电路而出现已有30年的历史了，它既解决了定制电路的无法改变功能的不足，又克服了原有可编程
程序员文章站2022-07-27科技数据大爆炸、智能要互联，菲数科技要以“FPGA+云＂助力高性能计算
用AI防鲨鱼、用AI学写中国书法、用AI预测人类死亡时间、用AI审判罪犯……在人工智能方兴未艾的今天，越来越廉价和普及的AI领域真的是什么都不值钱，除了想象力。那在这无所不
程序员文章站2022-07-27科技Intel发全新Agilex FPGA：10nm 3D封装、支持DDR5/PCIe 5.0
intel全新的agilex fpga(现场可编程门阵列)今天正式问世，相比以往的straix系列做了大量创新升级，可为边缘计算、嵌入式、网络(5g/nfv)、数据中心
程序员文章站2022-07-27科技Intel收购FPGA供应商Omnitek：收获220多个IP内核
2015年，intel斥资167亿美元收购了fpga市场巨头altera，和赛灵思正面对决，最近还推出了重磅产品agilex fpga。这是第一款集成了intel几乎所
程序员文章站2022-07-25科技FPGA学习（第5节）-看电路图写出Verilog代码（乘法运算+自加一+模块实例化等）
有个前一节的设计规范，现在我们通过看电路图写出对应的Verilog代码。一、简单模块设计（1）任务说明（2）代码实现：功能分析：输出两数相乘的结果。图中是一个D触发器和乘法器的组合，可以通过组合逻辑+时序逻辑结合来实现。也可以只在时序逻辑中实现。module mul_module( clk ...
程序员文章站2022-07-14【FPGA学习笔记】Verilog语言的模块化设计
在进行模块化设计中，对于复杂的数字系统，我们一般采用自顶向下的设计方式。可以把系统划分成几个功能模块，每个功能模块再划分成下一层的子模块；每个模块的设计对应一个module，一个module设计成一个Verilog程序文件。因此，对一个系统的顶层模块，我们采用结构化的设计，即顶层模块分别调用了各个功...
程序员文章站2022-07-14【FPGA作业】第二章
二 正弦信号频谱分析实验2.1 单音正弦信号采样序列的时域绘图绘制下列信号的时域图信号采样率fs=8000Hz 信号采样序列长度N=32 配置参数 f1=1000; Amp1=1; phy1=0 f2=7000; Amp2=1; phy2=0 f3=9000; Amp3=1; phy3=02.1.1...
程序员文章站2022-07-14基于FPGA的人脸检测（2）
MATLABl利用肤色检测模型工程代码简述工程代码仿真结果简述本来打算两篇博客合成一篇博客发布，但是因为CSDN博客字数的限制，这里将肤色检测的代码在该篇博客中给出。工程代码这里因为与前面的工程相比，代码变化的比较多，所以我们这里给出整个工程的代码：top模块：`timescale 1ns / 1p...
程序员文章站2022-07-13基于FPGA的人脸检测（1）
FPGA利用肤色检测模型项目简述肤色检测肤色检测代码肤色检测结果腐蚀图像腐蚀图像代码腐蚀之后的图像图像定位图像定位代码最终图像结果总结项目简述我们上一篇文章讲解了MATLABl利用肤色检测模型进行人脸检测，也给出了完整的MATLAB代码。同学们学习本篇博客的时候一定要先学习上篇文章，因为上篇文章介绍...
程序员文章站2022-07-13Verilog HDL FPGA 计数器的设计及流水灯设计。
计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触...
程序员文章站2022-07-12FPGA流水灯实验
实验 ：流水灯实验一、实验目的 （1）掌握分频电路的设计方法。（2）掌握流水灯的设计方法。 二、实验内容以Basys 2开发板上的晶振产生的50M的脉冲作为时钟信号，先进行分频，然后驱动八个led显示按照设置的模式显示。 三、实验原理1、流水灯电路Basys2板载流水灯的...
程序员文章站2022-07-12xilinx FPGA约束文件
**约束文件实际上就是将你的verilog中定义的端口号与FPGA板子上的IO口建立起联系，也同样是告诉软件该如何分配你所定义的端口号以生成对应的bit文件。**下面是关于约束文件的详细内容1、约束文件的后缀名为.xdc；2、约束文件中的内容大体分为两类： 1：IO口与端口的链接； 2：...
程序员文章站2022-07-122019.6.17 xilinx FPGA zynq && zynqMP linux bitstream烧写程序
bitstream PL 加载参考地址：zynqMP：https://xilinxwiki.atlassian.net/wiki/spaces/A/pages/18841847/Solution+ZynqMP+PL+Programmingzynq：https://xilinx-wiki.atlass...
程序员文章站2022-07-12利用FPGA输出占空比可调的方波
一开始我不太认同通过测试文件的输入值改变占空比的做法符合要求，总感觉这等同于多次不同的测试放到了一起。后来感觉手动调占空比也符合要求，可以对应开发板上一个按键，来改变占空比。手动调的方案module PWM(clk,rst_n,duty,PWM_wave);input clk;input [6:0]...
程序员文章站2022-07-09